elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Kontakt | English
Schriftgröße: [-] Text [+]

HICFD – Hocheffiziente Implementierung von CFD-Codes für HPC-Many-Core-Architekturen

Alrutz, Thomas und Aumann, Petra und Basermann, Achim und Feldhoff, Kim und Gerhold, Thomas und Hunger, Jörg und Jägersküpper, Jens und Kersken, Hans-Peter und Knobloch, Olaf und Kroll, Norbert und Krzikalla, Olaf und Kügeler, Edmund und Müller-Pfefferkorn, Ralph und Puetz, Mathias und Schreiber, Andreas und Simmendinger, Christian und Voigt, Christian und Zscherp, Carsten (2009) HICFD – Hocheffiziente Implementierung von CFD-Codes für HPC-Many-Core-Architekturen. In: PARS-Mitteilungen (ISSN 0177-0454), 26, Seiten 27-35. 22. PARS-Workshop, 2009-06-04 - 2009-06-05, Parsberg in der Oberpfalz, Deutschland. ISSN ISSN 0177-0454.

[img]
Vorschau
PDF
472kB

Kurzfassung

Bei dem Forschungsprojekt HICFD handelt es sich um ein Verbundprojekt des vom Bundesministerium für Bildung und Forschung geförderten Programms „IKT 2020 – Forschung und Innovation“. Das Forschungsprojekt hat zum Ziel, neue Methoden und Werkzeuge zur Analyse und Optimierung des Leistungsvermögens strömungsmechanischer, paralleler Programme auf Hochleistungsrechnern mit Prozessoren mit einer Vielzahl von Kernen zu entwickeln und diese exemplarisch auf die strömungsmechanischen Codes TAU und TRACE des Projektpartners DLR anzuwenden. Die wesentlichen Ziele des Projektes werden in dieser Arbeit vorgestellt. Das Leistungsvermögen strömungsmechanischer, paralleler Programme soll in diesem Projekt durch eine optimale Ausnutzung aller Parallelitätsebenen verbessert werden. Auf der obersten Ebene (MPI) soll eine intelligente Gitteraufteilung den Lastausgleich zwischen den MPI-Prozessen verbessern. Für blockstrukturierte Gitter soll hier ein Multi-Core-kompatibles Partitionierungswerkzeug entwickelt werden. Auf der Ebene der Multi-Core-Architektur sollen exemplarisch für die beiden Strömungslöser TAU und TRACE hochskalierende hybride OpenMP/MPI-Verfahren implementiert werden. Auf Prozessorkern- Ebene soll ein Präprozessor entwickelt werden, der die komfortable Nutzung paralleler SIMD-Einheiten („Single Instruction Multiple Data“) auch für komplexe Anwendungen ermöglicht. Um zu überprüfen, in welchem Umfang die Anwendung des Präprozessors das Leistungsvermögen paralleler Programme beeinflusst, soll die Leistungsanalyse-Software Vampir in Richtung SIMD erweitert werden.

elib-URL des Eintrags:https://elib.dlr.de/61537/
Dokumentart:Konferenzbeitrag (Vortrag)
Zusätzliche Informationen:Arbeit im Rahmen des BMBF-Projekts HICFD
Titel:HICFD – Hocheffiziente Implementierung von CFD-Codes für HPC-Many-Core-Architekturen
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Alrutz, ThomasT-Systems Solutions for Research GmbHNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Aumann, PetraAirbus Deutschland GmbH, Aerodynamic Tools and SimulationNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Basermann, AchimDLR-KP, SC-VSSNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Feldhoff, KimTechnische Universität Dresden, Zentrum für Informationsdienste und HochleistungsrechnenNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Gerhold, ThomasDLR-ASNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Hunger, JörgMTU Aero Engines GmbHNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Jägersküpper, JensDLR-ASNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Kersken, Hans-PeterDLR-KP, SC-VSSNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Knobloch, OlafAirbus Deutschland GmbH, Aerodynamic Tools and SimulationNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Kroll, NorbertDLR-ASNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Krzikalla, OlafTechnische Universität Dresden, Zentrum für Informationsdienste und HochleistungsrechnenNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Kügeler, EdmundDLR-ATNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Müller-Pfefferkorn, RalphTechnische Universität Dresden, Zentrum für Informationsdienste und HochleistungsrechnenNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Puetz, MathiasIBM Deutschland GmbHNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Schreiber, AndreasDLR-KP, SC-VSSNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Simmendinger, ChristianT-Systems Solutions for Research GmbHNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Voigt, ChristianDLR-ATNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Zscherp, CarstenMTU Aero Engines GmbHNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Datum:30 September 2009
Erschienen in:PARS-Mitteilungen (ISSN 0177-0454)
Referierte Publikation:Ja
Open Access:Ja
Gold Open Access:Nein
In SCOPUS:Nein
In ISI Web of Science:Nein
Band:26
Seitenbereich:Seiten 27-35
Name der Reihe:PARS-Mitteilungen (ISSN 0177-0454)
ISSN:ISSN 0177-0454
Status:veröffentlicht
Stichwörter:Performance-Analyse, Vampir-Suite, SIMD, Präprozessor, Code-Transformation
Veranstaltungstitel:22. PARS-Workshop
Veranstaltungsort:Parsberg in der Oberpfalz, Deutschland
Veranstaltungsart:Workshop
Veranstaltungsbeginn:4 Juni 2009
Veranstaltungsende:5 Juni 2009
Veranstalter :GI/ITG-Fachgruppe PARS
HGF - Forschungsbereich:Verkehr und Weltraum (alt)
HGF - Programm:Weltraum (alt)
HGF - Programmthema:W SY - Technik für Raumfahrtsysteme
DLR - Schwerpunkt:Weltraum
DLR - Forschungsgebiet:W SY - Technik für Raumfahrtsysteme
DLR - Teilgebiet (Projekt, Vorhaben):W - Vorhaben SISTEC (alt)
Standort: Braunschweig , Göttingen , Köln-Porz
Institute & Einrichtungen:Institut für Aerodynamik und Strömungstechnik
Institut für Aerodynamik und Strömungstechnik > C²A²S²E - Center for Computer Applications in AeroSpace Science and Engineering
Institut für Antriebstechnik
Institut für Antriebstechnik > Numerische Methoden
Institut für Simulations- und Softwaretechnik
Institut für Simulations- und Softwaretechnik > Verteilte Systeme und Komponentensoftware
Hinterlegt von: Basermann, Dr.-Ing. Achim
Hinterlegt am:10 Dez 2009 09:37
Letzte Änderung:24 Apr 2024 19:26

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.