elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Kontakt | English
Schriftgröße: [-] Text [+]

An FPGA/MPSoC Based Low Latency Onboard SAR Processor

Breit, Helko und Mandapati, Srikantha und Balss, Ulrich (2021) An FPGA/MPSoC Based Low Latency Onboard SAR Processor. In: International Geoscience and Remote Sensing Symposium (IGARSS), Seiten 5159-5162. IEEE. IGARSS 2021, 2021-07-12 - 2021-07-16, Brussels, Belgium - virtual. doi: 10.1109/IGARSS47720.2021.9553539.

[img] PDF
1MB

Offizielle URL: https://ieeexplore.ieee.org/document/9553539

Kurzfassung

This paper describes the concept and prototype implementation of a low latency spaceborne onboard Synthetic Aperture Radar (SAR) processor runing on a Multi-Processor-System-On-Chip (MPSoC) computing device combining an ARM processor and a Field-Programmable-Gate-Array (FPGA). The SAR processor is designed to generate SAR imagery from TerraSAR-X stripmap data for subsequent ship detection and sea state determination. Low latency data processing is a key development goal. Currently, a raw data block of 8k×32k samples, covering 375 km^2 to 500 km^2 , is focused on the hardware within 4 s. Together with an attached level-2 ship detection, wind, and sea state processor, running on the same device, a SAR data processing chain for generation of maritime alerts is formed. This chain is part of a larger prototype system being developed in the frame of the H2020 EO-ALERT project which further comprises an optical data chain, data compression/encryption, and scheduling on multiple reconfigurable MPSoC boards.

elib-URL des Eintrags:https://elib.dlr.de/146688/
Dokumentart:Konferenzbeitrag (Vortrag)
Titel:An FPGA/MPSoC Based Low Latency Onboard SAR Processor
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Breit, HelkoHelko.Breit (at) dlr.dehttps://orcid.org/0000-0001-7865-3288NICHT SPEZIFIZIERT
Mandapati, SrikanthaSrikantha.Mandapati (at) dlr.dehttps://orcid.org/0000-0003-0672-0597NICHT SPEZIFIZIERT
Balss, UlrichUlrich.Balss (at) dlr.dehttps://orcid.org/0009-0004-2996-6842NICHT SPEZIFIZIERT
Datum:16 Juli 2021
Erschienen in:International Geoscience and Remote Sensing Symposium (IGARSS)
Referierte Publikation:Ja
Open Access:Ja
Gold Open Access:Nein
In SCOPUS:Ja
In ISI Web of Science:Nein
DOI:10.1109/IGARSS47720.2021.9553539
Seitenbereich:Seiten 5159-5162
Herausgeber:
HerausgeberInstitution und/oder E-Mail-Adresse der HerausgeberHerausgeber-ORCID-iDORCID Put Code
NICHT SPEZIFIZIERTIEEENICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Verlag:IEEE
Name der Reihe:2021 IEEE International Geoscience and Remote Sensing Symposium IGARSS
Status:veröffentlicht
Stichwörter:SAR, on-board processing, TerraSAR-X, FPGA, MPSoC, EO-ALERT
Veranstaltungstitel:IGARSS 2021
Veranstaltungsort:Brussels, Belgium - virtual
Veranstaltungsart:internationale Konferenz
Veranstaltungsbeginn:12 Juli 2021
Veranstaltungsende:16 Juli 2021
Veranstalter :IEEE
HGF - Forschungsbereich:Luftfahrt, Raumfahrt und Verkehr
HGF - Programm:Raumfahrt
HGF - Programmthema:Erdbeobachtung
DLR - Schwerpunkt:Raumfahrt
DLR - Forschungsgebiet:R EO - Erdbeobachtung
DLR - Teilgebiet (Projekt, Vorhaben):R - SAR-Methoden
Standort: Oberpfaffenhofen
Institute & Einrichtungen:Institut für Methodik der Fernerkundung > SAR-Signalverarbeitung
Hinterlegt von: Breit, Helko
Hinterlegt am:03 Dez 2021 13:04
Letzte Änderung:24 Apr 2024 20:45

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.