Enhanced Formal Verification Flow for Circuits Integrating Debugging and Coverage Analysis

Große, Daniel und Fey, Görschwin und Drechsler, Rolf (2013) Enhanced Formal Verification Flow for Circuits Integrating Debugging and Coverage Analysis. Electronic Communications of the EASST, 62, Seiten 1-14. European Association of Software Science and Technology. ISSN 1863-2122.

PDF
215kB

Offizielle URL: http://journal.ub.tu-berlin.de/eceasst/article/view/860

elib-URL des Eintrags:

https://elib.dlr.de/86962/

Dokumentart:

Zeitschriftenbeitrag

Titel:

Enhanced Formal Verification Flow for Circuits Integrating Debugging and Coverage Analysis

Autoren:

Autoren	Institution oder E-Mail-Adresse	Autoren-ORCID-iD	ORCID Put Code
Große, Daniel	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT
Fey, Görschwin	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT
Drechsler, Rolf	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT	NICHT SPEZIFIZIERT

Datum:

2013

Erschienen in:

Electronic Communications of the EASST

Referierte Publikation:

Open Access:

Gold Open Access:

In SCOPUS:

In ISI Web of Science:

Nein

Band:

Seitenbereich:

Seiten 1-14

Verlag:

European Association of Software Science and Technology

ISSN:

1863-2122

Status:

veröffentlicht

Stichwörter:

Funktional Verifikation, Hardware-Entwurf, Vollständigkeit, Debugging

HGF - Forschungsbereich:

Luftfahrt, Raumfahrt und Verkehr

HGF - Programm:

Raumfahrt

HGF - Programmthema:

Technik für Raumfahrtsysteme

DLR - Schwerpunkt:

Raumfahrt

DLR - Forschungsgebiet:

R SY - Technik für Raumfahrtsysteme

DLR - Teilgebiet (Projekt, Vorhaben):

R - Core Avionics (alt)

Standort:

Bremen

Institute & Einrichtungen:

Institut für Raumfahrtsysteme > Avioniksysteme

Hinterlegt von:

Fey, Görschwin

Hinterlegt am:

09 Jan 2014 11:10

Letzte Änderung:

13 Jun 2018 14:19

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags