Versenden
Drucken
Dehbashi, Mehdi und Fey , Görschwin und Roy, Kaushik und Raghunathan, Anand (2012) On modeling and evaluation of logic circuits under timing variations. EUROMICRO Symposium on Digital System Design (DSD), 2012-09-05 - 2012-09-08, Cesme, Izmir, Turkey. doi: 10.1109/DSD.2012.91.
Dies ist die aktuellste Version dieses Eintrags.
Dieses Archiv kann nicht den Volltext zur Verfügung stellen.
Offizielle URL: http://dx.doi.org/10.1109/DSD.2012.91
| elib-URL des Eintrags: | https://elib.dlr.de/84407/ | ||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Dokumentart: | Konferenzbeitrag (Vortrag) | ||||||||||||||||||||
| Titel: | On modeling and evaluation of logic circuits under timing variations | ||||||||||||||||||||
| Autoren: |
| ||||||||||||||||||||
| Datum: | 2012 | ||||||||||||||||||||
| Referierte Publikation: | Ja | ||||||||||||||||||||
| Open Access: | Nein | ||||||||||||||||||||
| Gold Open Access: | Nein | ||||||||||||||||||||
| In SCOPUS: | Nein | ||||||||||||||||||||
| In ISI Web of Science: | Nein | ||||||||||||||||||||
| DOI: | 10.1109/DSD.2012.91 | ||||||||||||||||||||
| Seitenbereich: | Seiten 479-486 | ||||||||||||||||||||
| Status: | veröffentlicht | ||||||||||||||||||||
| Stichwörter: | Post-silicon diagnosis, process variations, electronic design automation, EDA | ||||||||||||||||||||
| Veranstaltungstitel: | EUROMICRO Symposium on Digital System Design (DSD) | ||||||||||||||||||||
| Veranstaltungsort: | Cesme, Izmir, Turkey | ||||||||||||||||||||
| Veranstaltungsart: | internationale Konferenz | ||||||||||||||||||||
| Veranstaltungsbeginn: | 5 September 2012 | ||||||||||||||||||||
| Veranstaltungsende: | 8 September 2012 | ||||||||||||||||||||
| HGF - Forschungsbereich: | Verkehr und Weltraum (alt) | ||||||||||||||||||||
| HGF - Programm: | Weltraum (alt) | ||||||||||||||||||||
| HGF - Programmthema: | W - keine Zuordnung | ||||||||||||||||||||
| DLR - Schwerpunkt: | Weltraum | ||||||||||||||||||||
| DLR - Forschungsgebiet: | W - keine Zuordnung | ||||||||||||||||||||
| DLR - Teilgebiet (Projekt, Vorhaben): | W - keine Zuordnung (alt) | ||||||||||||||||||||
| Standort: | Bremen | ||||||||||||||||||||
| Institute & Einrichtungen: | Institut für Raumfahrtsysteme > Avioniksysteme | ||||||||||||||||||||
| Hinterlegt von: | Fey, Görschwin | ||||||||||||||||||||
| Hinterlegt am: | 01 Okt 2013 12:46 | ||||||||||||||||||||
| Letzte Änderung: | 05 Jun 2024 08:11 |
Verfügbare Versionen dieses Eintrags
-
On modeling and evaluation of logic circuits under timing variations. (deposited 07 Feb 2013 12:19)
- On modeling and evaluation of logic circuits under timing variations. (deposited 01 Okt 2013 12:46) [Gegenwärtig angezeigt]
Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags
