Eintrag entfernt

Sie versuchen, auf einen Eintrag zuzugreifen, der bereits aus dem Archiv entfernt wurde.

Es gibt eine neuere Fassung des Dokuments, auf das Sie zugreifen:
Dehbashi, Mehdi und Fey , Görschwin und Roy, Kaushik und Raghunathan, Anand (2012) On modeling and evaluation of logic circuits under timing variations. EUROMICRO Symposium on Digital System Design (DSD), Cesme, Izmir, Turkey. doi: 10.1109/DSD.2012.91.