elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Kontakt | English
Schriftgröße: [-] Text [+]

Optimizing Neural Networks for Embedded Hardware

Helms, Domenik und Amende, Karl und Bukhari, Saqib und de Graaff, Thies und Frickenstein, Alexander und Hafner, Frank und Hirscher, Tobias und Sven, Mantowsky und Schneider, Georg und Vemparala, Manoj-Rohit (2021) Optimizing Neural Networks for Embedded Hardware. In: SMACD / PRIME 2021 - International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design and 16th Conference on PhD Research in Microelectronics and Electronics. VDE. International Conference on SMACD and 16th Conference on PRIME, 2021-07-19 - 2021-07-22, online. ISBN 978-380075589-9.

[img] PDF - Nur DLR-intern zugänglich
147kB

Kurzfassung

Neural networks are a pervasive technology, which is, however, still held back in the area of embedded systems by the high resource requirements, especially memory size, memory access time and power dissipation. In recent years, several different methods have been proposed to transform given neural networks in such a way that they can get by with much fewer resources while maintaining almost the same accuracy. This work reviews, categorizes and describes the state of the art in adapting and simplifying neural networks to make them better applicable to embedded systems. Even though we developed this study from a purely automotive context, the techniques described are also valid in other areas.

elib-URL des Eintrags:https://elib.dlr.de/188863/
Dokumentart:Konferenzbeitrag (Vortrag)
Titel:Optimizing Neural Networks for Embedded Hardware
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Helms, Domenikdomenik.helms (at) dlr.dehttps://orcid.org/0000-0001-7326-200XNICHT SPEZIFIZIERT
Amende, Karlkarl.amende (at) valeo.comNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Bukhari, Saqibsaqib.bukhari (at) zf.comNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
de Graaff, Thiesthies.degraaff (at) dlr.dehttps://orcid.org/0009-0006-5918-9524NICHT SPEZIFIZIERT
Frickenstein, AlexanderBMW AGNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Hafner, FrankZF Friedrichshafen AGNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Hirscher, Tobiastobias.hirscher (at) valeo.comNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Sven, Mantowskysven.mantowsky (at) zf.comNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Schneider, GeorgZF Friedrichshafen AGNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Vemparala, Manoj-RohitManoj-Rohit.Vemparala (at) bmw.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Datum:27 September 2021
Erschienen in:SMACD / PRIME 2021 - International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design and 16th Conference on PhD Research in Microelectronics and Electronics
Referierte Publikation:Ja
Open Access:Nein
Gold Open Access:Nein
In SCOPUS:Ja
In ISI Web of Science:Nein
Verlag:VDE
ISBN:978-380075589-9
Status:veröffentlicht
Stichwörter:Optimizing Neural Networks, Embedded Hardware
Veranstaltungstitel:International Conference on SMACD and 16th Conference on PRIME
Veranstaltungsort:online
Veranstaltungsart:internationale Konferenz
Veranstaltungsbeginn:19 Juli 2021
Veranstaltungsende:22 Juli 2021
Veranstalter :VDE
HGF - Forschungsbereich:Luftfahrt, Raumfahrt und Verkehr
HGF - Programm:Verkehr
HGF - Programmthema:Straßenverkehr
DLR - Schwerpunkt:Verkehr
DLR - Forschungsgebiet:V ST Straßenverkehr
DLR - Teilgebiet (Projekt, Vorhaben):V - V&V4NGC - Methoden, Prozesse und Werkzeugketten für die Validierung & Verifikation von NGC
Standort: Oldenburg
Institute & Einrichtungen:Institut für Systems Engineering für zukünftige Mobilität
Hinterlegt von: Helms, Domenik
Hinterlegt am:25 Okt 2022 11:44
Letzte Änderung:24 Apr 2024 20:50

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.