elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Imprint | Privacy Policy | Contact | Deutsch
Fontsize: [-] Text [+]

Entwurf und High-Level-Synthese einer FPGA-basierten Hardwarebeschleunigung des AprilTag-Algorithmus auf einem Zynq-SoC

Flottmann, Marcel Reinhold Manfred (2019) Entwurf und High-Level-Synthese einer FPGA-basierten Hardwarebeschleunigung des AprilTag-Algorithmus auf einem Zynq-SoC. Bachelor's, Hochschule Osnabrück.

[img] PDF
915kB

Abstract

Moderne Raumfahrtsysteme mussen immer aufwendigere Manöver autonom im Weltraum durchfuhren. Dazu sind Informationen über die Umgebung erforderlich. Mithilfe von AprilTags können beliebige Objekte geortet werden, um deren Positionsdaten fur diese Zwecke zu erfassen. Dies sind künstliche optische Bezugspunkte, die vom Aussehen her an QR-Codes erinnern. Mit einer Kamera kann die Position und Drehung der AprilTags bestimmt werden. Diese sollen zunächst als Machbarkeitsnachweis im Institut fur Raumfahrtsysteme des Deutschen Zentrums für Luft- und Raumfahrt e.V. (DLR) eingesetzt werden. Der dazugehörige Bildverarbeitungs-Algorithmus, der die Tags in einem Bild findet, identifiziert und ortet, soll auf einem Xilinx Zynq-SoC implementiert werden, da dieser in zukünftigen Raumfahrzeugen des DLR eingesetzt wird. Die offizielle Version des Algorithmus ist auf dem Zynq-SoC als reine Software zu langsam und nicht für eine Regelung geeignet. Daher wird in dieser Arbeit der Algorithmus teilweise in den integrierten FPGA des Zynq-SoC verlegt. Dadurch sollen die Berechnungen beschleunigt werden, um so eine höhere Bildrate, die fur den Einsatz in einer Regelung geeignet ist, zu erreichen. In dieser Arbeit wird gezeigt, dass durch eine geschickte Aufteilung die doppelte Bildrate erreicht werden kann.

Item URL in elib:https://elib.dlr.de/128797/
Document Type:Thesis (Bachelor's)
Additional Information:Betreuer: Simon Vellas (DLR)
Title:Entwurf und High-Level-Synthese einer FPGA-basierten Hardwarebeschleunigung des AprilTag-Algorithmus auf einem Zynq-SoC
Authors:
AuthorsInstitution or Email of AuthorsAuthors ORCID iD
Flottmann, Marcel Reinhold ManfredMarcel.Flottmann (at) dlr.deUNSPECIFIED
Date:12 August 2019
Refereed publication:No
Open Access:Yes
Gold Open Access:No
In SCOPUS:No
In ISI Web of Science:No
Number of Pages:56
Status:Published
Keywords:AprilTag, FPGA, Zynq, HLS, Beschleunigung
Institution:Hochschule Osnabrück
Department:Ingenieurwissenschaften und Informatik
HGF - Research field:Aeronautics, Space and Transport
HGF - Program:Space
HGF - Program Themes:Space Technology
DLR - Research area:Raumfahrt
DLR - Program:R SY - Technik für Raumfahrtsysteme
DLR - Research theme (Project):R - Scosa Onboard Computing
Location: Bremen
Institutes and Institutions:Institute of Space Systems > Avionics Systems
Deposited By: Vellas, Simon
Deposited On:15 Aug 2019 09:16
Last Modified:15 Aug 2019 09:16

Repository Staff Only: item control page

Browse
Search
Help & Contact
Information
electronic library is running on EPrints 3.3.12
Copyright © 2008-2017 German Aerospace Center (DLR). All rights reserved.