elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Kontakt | English
Schriftgröße: [-] Text [+]

Mining Latency Guarantees for RTL Designs

Malburg, Jan und Riener, Heinz und Fey, Görschwin (2018) Mining Latency Guarantees for RTL Designs. In: Proceedings of The International Symposium on Multiple-Valued Logic, Seiten 68-73. IEEE. IEEE International Symposium on Multiple-Valued Logic, 2018-05-16 - 2018-05-18, Linz, Österreich. doi: 10.1109/ISMVL.2018.00020. ISBN 978-1-5386-4464-5. ISSN 2378-2226.

[img] PDF - Nur DLR-intern zugänglich
401kB

Kurzfassung

Guaranteed response times are crucial for control applications. Analyzing the communication latency, i.e., the time needed to transfer data from one end-point to another, in complex on-chip communication architectures is hard. In this paper, we formally define the problem of mining latency guarantees and present a pragmatic approach to mine symbolic conditions that guarantee a latency requirement. The verification problems handled in this approach are inherently multi-valued modelling bit-vectors of the underlying designs. We use the approach to infer the optimal transfer conditions for a bus bridge and an SPI-connection in less than a minute using only up to 5,000 clock cycles of simulation data.

elib-URL des Eintrags:https://elib.dlr.de/118773/
Dokumentart:Konferenzbeitrag (Vortrag)
Titel:Mining Latency Guarantees for RTL Designs
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Malburg, JanJan.Malburg (at) dlr.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Riener, HeinzHeinz.Riener (at) dlr.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Fey, GörschwinGoerschwin.Fey (at) dlr.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Datum:16 Mai 2018
Erschienen in:Proceedings of The International Symposium on Multiple-Valued Logic
Referierte Publikation:Ja
Open Access:Nein
Gold Open Access:Nein
In SCOPUS:Ja
In ISI Web of Science:Nein
DOI:10.1109/ISMVL.2018.00020
Seitenbereich:Seiten 68-73
Verlag:IEEE
ISSN:2378-2226
ISBN:978-1-5386-4464-5
Status:veröffentlicht
Stichwörter:Latency, semi-formal, analysis
Veranstaltungstitel:IEEE International Symposium on Multiple-Valued Logic
Veranstaltungsort:Linz, Österreich
Veranstaltungsart:internationale Konferenz
Veranstaltungsbeginn:16 Mai 2018
Veranstaltungsende:18 Mai 2018
Veranstalter :Multiple-Valued Logic Technical Committee of the IEEE Computer Society
HGF - Forschungsbereich:Luftfahrt, Raumfahrt und Verkehr
HGF - Programm:Raumfahrt
HGF - Programmthema:Technik für Raumfahrtsysteme
DLR - Schwerpunkt:Raumfahrt
DLR - Forschungsgebiet:R SY - Technik für Raumfahrtsysteme
DLR - Teilgebiet (Projekt, Vorhaben):R - Core Avionics (alt), R - Systemtechnologien (alt)
Standort: Bremen
Institute & Einrichtungen:Institut für Raumfahrtsysteme > Avioniksysteme
Hinterlegt von: Malburg, Jan
Hinterlegt am:08 Feb 2018 10:22
Letzte Änderung:24 Apr 2024 20:23

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.