elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Barrierefreiheit | Kontakt | English
Schriftgröße: [-] Text [+]

Formal Deadlock and Lifelock Detection of FPGA-based SoC Designs

Borchers, Kai (2025) Formal Deadlock and Lifelock Detection of FPGA-based SoC Designs. In: 2025 IEEE Aerospace Conference, AERO 2025. 2025 IEEE Aerospace Conference, 2025-03-01, United States. doi: 10.1109/aero63441.2025.11068761. ISBN 979-8-3503-5597-0. ISSN 2996-2358.

[img] PDF - Nur DLR-intern zugänglich
404kB

Kurzfassung

Selecting proper verification methods for present Field Programmable Gate Array (FPGA) designs can significantly impact design reliability. Functional simulation, still a primary verification method, can detect most problems, at least from a theoretical point of view. However, specific problems cannot be detected because every functional simulation is finite. This paper shows the problems that come alongside deadlocks and lifelocks regarding simulation and how formal property verification (FPV) can solve these issues. For this, multiple liveness properties are applied to particular IP-Cores that are located inside a system-on-a-chip (SoC). The results are diverse, containing inconclusive and proven properties, as well as a discovered bug in a critical unit.

elib-URL des Eintrags:https://elib.dlr.de/216791/
Dokumentart:Konferenzbeitrag (Vortrag)
Titel:Formal Deadlock and Lifelock Detection of FPGA-based SoC Designs
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Borchers, KaiKai.Borchers (at) dlr.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Datum:2025
Erschienen in:2025 IEEE Aerospace Conference, AERO 2025
Referierte Publikation:Ja
Open Access:Nein
Gold Open Access:Nein
In SCOPUS:Ja
In ISI Web of Science:Nein
DOI:10.1109/aero63441.2025.11068761
Herausgeber:
HerausgeberInstitution und/oder E-Mail-Adresse der HerausgeberHerausgeber-ORCID-iDORCID Put Code
Borchers, KaiKai.Borchers (at) dlr.deNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
ISSN:2996-2358
ISBN:979-8-3503-5597-0
Status:veröffentlicht
Stichwörter:FPGA, SVA, Formal Property Verification
Veranstaltungstitel:2025 IEEE Aerospace Conference
Veranstaltungsort:United States
Veranstaltungsart:internationale Konferenz
Veranstaltungsdatum:1 März 2025
HGF - Forschungsbereich:Luftfahrt, Raumfahrt und Verkehr
HGF - Programm:Raumfahrt
HGF - Programmthema:Technik für Raumfahrtsysteme
DLR - Schwerpunkt:Raumfahrt
DLR - Forschungsgebiet:R SY - Technik für Raumfahrtsysteme
DLR - Teilgebiet (Projekt, Vorhaben):R - Projekt ScOSA Flugexperiment
Standort: Bremen
Institute & Einrichtungen:Institut für Raumfahrtsysteme > Avioniksysteme
Hinterlegt von: Borchers, Kai
Hinterlegt am:26 Sep 2025 10:06
Letzte Änderung:29 Sep 2025 10:28

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
OpenAIRE Validator logo electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.