elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Datenschutz | Kontakt | English
Schriftgröße: [-] Text [+]

FPGA Implementation of a Symbol Timing Recovery Scheme for Coherent Optical Free-Space Communication

Valjus, Carl (2021) FPGA Implementation of a Symbol Timing Recovery Scheme for Coherent Optical Free-Space Communication. Masterarbeit.

[img] PDF - Nur DLR-intern zugänglich
2MB

elib-URL des Eintrags:https://elib.dlr.de/142780/
Dokumentart:Hochschulschrift (Masterarbeit)
Zusätzliche Informationen:DLR Kontakt Raphael.Wolf@dlr.de
Titel:FPGA Implementation of a Symbol Timing Recovery Scheme for Coherent Optical Free-Space Communication
Autoren:
AutorenInstitution oder E-Mail-AdresseAutoren-ORCID-iDORCID Put Code
Valjus, CarlNICHT SPEZIFIZIERTNICHT SPEZIFIZIERTNICHT SPEZIFIZIERT
Datum:2021
Referierte Publikation:Nein
Open Access:Nein
Seitenanzahl:65
Status:veröffentlicht
Stichwörter:FPGA, Optical, Free Space, Communication
HGF - Forschungsbereich:Luftfahrt, Raumfahrt und Verkehr
HGF - Programm:Raumfahrt
HGF - Programmthema:keine Zuordnung
DLR - Schwerpunkt:Raumfahrt
DLR - Forschungsgebiet:R - keine Zuordnung
DLR - Teilgebiet (Projekt, Vorhaben):R - keine Zuordnung
Standort: Oberpfaffenhofen
Institute & Einrichtungen:Institut für Kommunikation und Navigation > Satellitennetze
Hinterlegt von: Lang, Manuela
Hinterlegt am:16 Jun 2021 10:51
Letzte Änderung:16 Jun 2021 10:51

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Gestaltung Webseite und Datenbank: Copyright © Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.