elib
DLR-Header
DLR-Logo -> http://www.dlr.de
DLR Portal Home | Impressum | Kontakt | English
Schriftgröße: [-] Text [+]

Entwicklung einer latenz- und bandbreiten-optimierten Bridge zur transparenten Anbindung von FPGAs and Standard-CPUs

Bahls, Thomas (2008) Entwicklung einer latenz- und bandbreiten-optimierten Bridge zur transparenten Anbindung von FPGAs and Standard-CPUs. Masterarbeit. DLR-Interner Bericht. DLR-IB 515-2008/42, 156 S.

[img] PDF - Nur angemeldete Benutzer - Requires a PDF viewer such as GSview, Xpdf or Adobe Acrobat Reader
2MB

Kurzfassung

PCI und PCI Express haben sich als Standardschnittstellen zur Anbindung von Peripherie an Standard-CPUs bewährt. Mit FPGA-basierten PCI- und PCI Express-Einsteckkarten besteht die Möglichkeit, die CPU um eine frei konfigurierbare Komponente zur Anbindung von Peripherie zu erweitern. Deren Einsatzgebiete, wie z.B. die Regelung von mechatronischen Systemen oder die Echtzeitbildverarbeitung, stellen hohe Anforderungen an die Datenübertragung bzgl. Latenz und Bandbreite. Diese Arbeit beschreibt die Entwicklung einer latenz- und bandbreitenoptimierten Bridge zum Austausch von Zugriffen zwischen PCI bzw. PCI Express und einem On-Chip-Bus innerhalb eines FPGAs. Basierend auf den im Institut für Robotik und Mechatronik (DLR) eingesetzten Einsteckkarten, wurde die Struktur der Bridge unter den Aspekten Bandbreite und Latenz entwickelt und in VHDL implementiert. Anhand von Messungen wurden die verschiedenen konfigurierbaren Implementierungsparameter der Bridge und deren Auswirkungen auf Latenz und Bandbreite hin untersucht. Dafür wurde eine Testumgebung entwickelt, die Latenz und Bandbreite von Schreib- und Lesezugriffen zwischen PCI bzw. PCI Express und dem On-Chip-Bus misst. Anhand dieser Messungen wurden Gesetzmäßigkeiten für die Implementierungsparameter abgeleitet, welche eine optimale Konfiguration der Bridge je nach Applikation und Hardware ermöglicht.

Dokumentart:Berichtsreihe (DLR-Interner Bericht, Masterarbeit)
Titel:Entwicklung einer latenz- und bandbreiten-optimierten Bridge zur transparenten Anbindung von FPGAs and Standard-CPUs
Autoren:
AutorenInstitution oder E-Mail-Adresse der Autoren
Bahls, ThomasFH München
Datum:17 November 2008
Seitenanzahl:156
Status:veröffentlicht
Stichwörter:Latenz, Bridge, FPGA, CPU, PCI Express
Abteilung:Fakultät für Elektrotechnik und Informationstechnik
HGF - Forschungsbereich:Verkehr und Weltraum (alt)
HGF - Programm:Weltraum (alt)
HGF - Programmthema:W SY - Technik für Raumfahrtsysteme
DLR - Schwerpunkt:Weltraum
DLR - Forschungsgebiet:W SY - Technik für Raumfahrtsysteme
DLR - Teilgebiet (Projekt, Vorhaben):W - Weiterentwicklung Robotik - Telerobotik und Autonomie (alt)
Standort: Oberpfaffenhofen
Institute & Einrichtungen:Institut für Robotik und Mechatronik > Robotersysteme
Hinterlegt von: Jessica Laskey
Hinterlegt am:12 Dez 2008
Letzte Änderung:12 Dez 2013 20:34

Nur für Mitarbeiter des Archivs: Kontrollseite des Eintrags

Blättern
Suchen
Hilfe & Kontakt
Informationen
electronic library verwendet EPrints 3.3.12
Copyright © 2008-2013 Deutsches Zentrum für Luft- und Raumfahrt (DLR). Alle Rechte vorbehalten.